Le réseau régional des électroniciens en collaboration avec la DR14 du CNRS, vous propose un cursus de 2 formations de 3 jours ouvert à tous sur l’initiation aux technologies FPGA-VHDL.
Les inscriptions sont closes.
L’accent sera mis sur l’échange entre les participants à travers différentes mises en pratique, ainsi que sur l’acquisition des bases permettant la réalisation de petits projets, comme par exemple un générateur d’impulsion calibré utilisé notamment dans le cadre du projet Pulse Generator initié ici même à Toulouse.
Cette formation sera animée par Cédric TOUSSAINT du Centre des Matériaux MINES Paristech
- Première session d’initiation du 17 au 19 juin 2015 , elle permettra l’acquisition des bases et la prise en main des différents outils
- Deuxième session perfectionnement du 23 au 25 septembre 2015 , la 2ème partie de ce cursus vous permettra d’approfondir vos connaissances, en particulier à travers des minis projets concrets
Ces actions de formation ce dérouleront à la délégation DR14 de Toulouse en salle BFC (voir le plan d’accès)
Des cartes FPGA “Nexys™4” seront mises à disposition le temps de la formation. Elles sont particulièrement adaptées à la découverte des FPGA et du VHDL grâce aux nombreuses interfaces et composants intégrées à la carte. Aucune autre carte, ni composants supplémentaires ne seront nécessaires.
Le programme de juin est le suivant :
> La première journée sera orientée sur la découverte du matériel et du langage.
– Présentation générale du VHDL (Historique, évolutions, comparaison à d’autre langages, …)
– Présentation des différents composants programmables en VHDL (Architectures, modules, technologies, …)
– Rappels sur les notions de temps de propagation, latence, débit, pipeline et parallélisme
– Les étapes de la compilation et la différence entre code synthétisable et simulable
– Apprentissage des bases du langage :
* Les librairies
* Les types
* Les attributs
* Les blocs syntaxiques de base
* Les structures conditionnelles et les boucles
* Les fonctions et procédures
* Les opérateurs
* Exercices de mise en pratique de conception d’architecture
> La seconde journée sera orientée vers l’apprentissage des outils de programmation. Les exemples et TP prendront place tout au long de la journée et seront dans la continuité de ce qui a été vu la veille.
– Découverte de l’environnement Xilinx Vivado
– La simulation
– Les fichiers de contraintes
– La programmation
– Explications sur le débogage in-situ
– Exercices d’approfondissement
> La troisième journée sera entièrement consacrée à la réalisation d’un mini-projet, réalisé par des équipes de 2 à 3 personnes. Les sujets seront transmis le jour même.
Programme de septembre :
Cette seconde session servira à approfondir certains aspects plus techniques, comme les domaines d’horloge, les DCM, les attributs personnalisés, la préparation des simulations, etc. Elle s’accompagnera d’un mini-projet encadré s’étalant sur les trois jours et permettant d’étudier les sujets mentionnés.